Ben-Yochret, Sabrine (2020). Behavioral modeling with SystemVerilog fox mixed-signal validation. Mémoire. Gatineau, Université du Québec en Outaouais, Département d'informatique et d'ingénierie, 67 p.
Prévisualisation |
PDF
Télécharger (2MB) | Prévisualisation |
Résumé
Aujourd'hui, la nécessité d'intégrer des circuits analogiques et numériques ensemble sur la même puce est devenue une exigence fondamentale dans les conceptions les plus récentes. Jusqu'à présent, les simulations analogiques et numériques étaient deux mondes différents et aucune interaction n'existait entre eux. La plupart des problèmes pratiques étaient liés à cet écart. Ici, nous essayons de mettre les deux conceptions dans le même environnement et de les simuler à travers un outil numérique afin d'avoir plus de visibilité et une simulation plus rapide. L'analyse temporelle des modèles de circuits analogiques ne détecte pas tous les problèmes qui pourraient apparaître lors de la validation ou après la fabrication et qui pourraient diminuer / modifier les performances du système. De plus, le temps de simulation de bas niveau pour les circuits analogiques est si important.
Notre contribution est tout d'abord de concevoir un modèle comportemental avec SystemVerilog qui fonctionne simultanément dans les domaines temporel et fréquentiel. Deuxièmement, nous concevrons un environnement de vérification / bancs d'essai Verilog qui fonctionnera simultanément dans les domaines temporel et fréquentiel. Notre solution consiste donc à mettre les deux conceptions dans le même environnement et à les simuler à travers un outil numérique afin d'avoir plus de visibilité et un fonctionnement plus rapide. Ce travail est réalisé en collaboration avec CIENA à OTTAWA.
Type de document: | Thèse (Mémoire) |
---|---|
Directeur de mémoire/thèse: | Talbi, Larbi |
Départements et école, unités de recherche et services: | Informatique et ingénierie |
Date de dépôt: | 29 mars 2021 12:46 |
Dernière modification: | 29 mars 2021 12:46 |
URI: | https://di.uqo.ca/id/eprint/1224 |
Gestion Actions (Identification requise)
Dernière vérification avant le dépôt |